RISC Dan PIPE LINING

RISC (Reduced Instruction Set Computing) Dan PIPE LINING

Disini saya akan sedikit menjelaskan tentang Reduced Instruction Set Computing, atau RISC dan PIPE LINING.

1. RISC (Reduced Instruction Set Computing)

            RISC adalah desain Central Processing Unit alias CPU strategis yang didasarkan pada wawasan yang disederhanakan (tidak kompleks/serumit CPU untuk personal computer). Walaupun instruction set CPU ini telah disederhanakan, namun instruksi tersebut dapat memberikan kinerja yang lebih tinggi apabila penyederhanaan ini memungkinkan eksekusi perintah yang jauh lebih cepat. Sebuah komputer yang didasarkan pada strategi ini biasanya adalah komputer tablet atau gadgetyang lebih kecil dari personal komputer atau laptop.

            Ada banyak usulan definisi yang tepat, tetapi istilah ini perlahan terjawab oleh arsitektur load-store yang lebih deskriptif. Pohon keluarga dari CPU jenis RISC ini antara lain termasuk seri DEC Alpha, AMD 29K, ARC, ARM, Atmel AVR, Blackfin, MIPS, PA-RISC, Power (termasuk PowerPC), SuperH, dan SPARC.

            Instruction set berbasis RISC hasil rancangan ARM dan MIPS adalah yang paling banyak digunakan pada komputer tablet masa kini. Teknologi RISC rancangan ARM Holdings Company sendiri sudah ada sejak tahun 1968.

            John Hennessy, seseorang yang turut merancang MIPS, meninggalkan bangku kuliah di universitas Stanford(untuk sementara) demi mengkomersilkan desain MIPS, memulai perusahaan yang dikenal sebagai MIPS Computer System. Desain pertama mereka adalah generasi kedua MIPS chip yang dikenal dengan nama "R2000". Desain MIPS kemudian menjadi salah satu chip RISC yang paling sering digunakan ketika mereka dipakai sebagai CPU pada konsol game PlayStation dan Nintendo 64. Hingga hari ini, MIPS rancangan MIPS Computer System adalah salah satu prosesor paling umum di gunakan untuk aplikasi high-end pada konsol game dan gadget.

            Dari Inggris, upaya penelitian serupa menghasilkan transputer INMOS, Acorn Archimedes dan garis Advanced RISC Machine atau yang biasa disingkat ARM, yang merupakan processor ber-arsitektur RISC tersukses pada saat ini. Kebanyakan pemain ponsel dan MP3 menggunakan prosesor ARM. 

            Perusahaan dengan desain CISC ada juga cepat bergabung revolusi. Intel merilis i860 dan I960 dengan akhir 1980-an, meskipun mereka tidak terlalu sukses. Motorola membangun sebuah desain baru yang disebut 88000 dalam penghormatan kepada mereka CISC terkenal 68000, tetapi melihat penggunaan hampir tidak ada, produk ini dapat dibilang GAGAL. Perusahaan ini sendiri akhirnya meninggalkannya dan bergabung dengan IBM untuk menghasilkan PowerPC. AMD merilis 29000 yang sempat menjadi desain RISC paling populer pada awal 1990-an.

            Hingga saat ini, sebagian besar dari semua CPU 32-bit (x86 architecture) yang digunakan di dunia adalah processor berbasis RISC CPU. x86 alias 32-bit juga menjadi arsitektur chip paling dominan digunakan di dunia.

2.  PIPE LINING

            Pengertian pipelining, pipelining yaitu suatu cara yang digunakan untuk melakukan sejumlah kerja secara bersama tetapi dalam tahap yang berbeda yang dialirkan secara kontinu pada unit pemrosesan. Dengan cara ini, maka unit pemrosesan selalu bekerja.

Teknik pipeline ini dapat diterapkan pada berbagai tingkatan dalam sistemkomputer. Bisa pada level yang tinggi, misalnya program aplikasi, sampai pada tingkat yang rendah, seperti pada instruksi yang dijalankan oleh microprocessor.

            Prosesor Pipeline yang berputar adalah prosesor baru untuk arsitektur superscalar komputasi. Ini didasarkan pada cara yang mudah dan pipeline yang biasa, struktur yang dapat mendukung beberapa ALU untuk lebih efisien dalam pengiriman dari bagian beberapa instruksi. Daftar nilai arus yang berputar di sekitar pipa, dibuat oleh dependensi data lokal. Selama operasi normal, kontrol sirkuit tidak berada pada jalur yang kritis dan kinerja hanya dibatasi oleh data harga. Operasi mengalir dengan interval waktu sendiri. Ide utama dari Pipeline Prosesor yang berputar adalah circular uni-arah mengalir dari memori register oleh pusat waktu logika dan proses secara parallel dari operasi ALU.

            Struktur lain yang menggunakan penyelesaian deteksi atau selain penundaan yang tepat dari pengaturan waktu pusat tetapi karena masalah waktu yang Syncronization, Pipelines memaksakan sebuah penurunan kinerja. Misalnya counterflow pipeline prosesor yang dirancang sekitar dua arah, pipa membawa petunjuk dan argumen dalam satu arah dan hasil yang lainnya b ini dapat menyebabkan Syncronization masalah antara prosesor.

            Pipeline yang berputar menghindari masalah yang hanya melewati data dalam satu arah. Pada prinsipnya, prosesor dari register terus beredar di sekitar cincin yang berhubungan dengan berbagai fungsi ALU, akses memori dan sebagainya .ada tiap tahap, nilai-nilai yang memeriksa dan disampaikan, kemungkinan setelah perubahan, tidak signifikan dengan pengeluaran tambahan untuk sinkronisasi. Dispatched adalah instruksi dari pusat ke fungsi unit yang memungkinkan beberapa masalah instruksi .

Tahapan pipeline :

Ø  Mengambil instruksi dan membuffferkannya

Ø  Ketika tahapan kedua bebas tahapan pertama mengirimkan instruksi yang dibufferkan tersebut .

Ø   Pada saat tahapan kedua sedang mengeksekusi instruksi, tahapan pertama memanfaatkan siklus memori yang tidak dipakai untuk mengambil dan membuffferkan instruksi berikutnya .

Instuksi pipeline:

            Karena untuk setiap tahap pengerjaan instruksi, komponen yang bekerja berbeda, maka dimungkinkan untuk mengisi kekosongan kerja di komponen tersebut.Sebagai contoh :

Instruksi 1: ADD  AX, AX

Instruksi 2: ADD EX, CX

            Setelah CU menjemput instruksi 1 dari memori (IF), CU akan menerjemahkan instruksi tersebut(ID). Pada menerjemahkan instruksi  1 tersebut, komponen IF tidak bekerja. Adanya teknologi pipeline menyebabkan IF akan menjemput instruksi 2 pada saat ID menerjemahkan instruksi 1. Demikian seterusnya pada saat CU menjalankan instruksi 1 (EX), instruksi 2 diterjemahkan (ID).

Keuntungan pipelining .

Ø  Waktu siklus prosesor berkurang, sehingga meningkatkan tingkat instruksi dalam kebanyakan kasus( lebih cepat selesai).

Ø  Beberapa combinational sirkuit seperti penambah atau pengganda dapat dibuat lebih cepat dengan menambahkan lebih banyak sirkuit. Jika pipelining digunakan sebagai pengganti, hal itu dapat menghemat sirkuit & combinational yang lebih kompleks.

Ø  Pemrosesan dapat dilakukan lebih cepat, dikarenakan beberapa proses dilakukan secara bersamaan dalam satu waktu.

Kerugian pipeline .

Ø  Pipelined prosesor menjalankan beberapa instruksi pada satu waktu. Jika ada beberapa cabang yang mengalami penundaan cabang (penundaan memproses data) dan akibatnya proses yang dilakukan cenderung lebih lama.

Ø  Instruksi latency di non-pipelined prosesor sedikit lebih rendah daripada dalam pipelined setara. Hal ini disebabkan oleh fakta bahwa intruksi ekstra harus ditambahkan ke jalur data dari prosesor pipeline.

Ø   Kinerja prosesor di pipeline jauh lebih sulit untuk meramalkan dan dapat bervariasi lebih luas di antara program yang berbeda.

Ø  Karena beberapa instruksi diproses secara bersamaan ada kemungkinan instruksi tersebut sama-sama memerlukan resource yang sama, sehingga diperlukan adanya pengaturan yang tepat agar proses tetap berjalan dengan benar.

Ø  Sedangkan ketergantungan terhadap data, bisa muncul, misalnya instruksi yang berurutan memerlukan data dari instruksi yang sebelumnya.

Ø  Kasus Jump, juga perlu perhatian, karena ketika sebuah instruksi meminta untuk melompat ke suatu lokasi memori tertentu, akan terjadi perubahan program counter, sedangkan instruksi yang sedang berada dalam salah satu tahap proses yang berikutnya mungkin tidak mengharapkan terjadinya perubahan program counter.